устройство автоматического управления нагружением при программных испытаниях механических конструкций на усталостную прочность

Формула изобретения

Устройство автоматического управления нагружением при программных испытаниях механических конструкций на усталостную прочность, содержащее программный задатчик, последовательно включенные интерполятор, следящий исполнительный привод, датчик нагрузки, экстрематор и две параллельные цепи коррекции максимумов и минимумов управляющего программного сигнала, каждая из которых состоит из компаратора, для осуществления вычисления разности между экстремумами сигнала датчика нагрузки и экстремумами управляющего программного сигнала, накопителя этих разностей и сумматора, вторые входы указанных компараторов в каждой цепи соединены с соответствующими выходами экстрематора, первые входы сумматоров в каждой цепи соединены со вторыми выходами программного задатчика, обеспечивающими передачу сигнала об очередных максимумах и минимумах управляющего программного сигнала, а вторые входы указанных сумматоров с выходами соответствующих накопителей, отличающееся тем, что программный задатчик содержит блок задания номера участка управляющего программного сигнала, два блока памяти, состоящие из нескольких подгрупп максимумов и нескольких подгрупп минимумов управляющего программного сигнала, два регистра временного хранения номеров очередного и предыдущего восходящих участков управляющего программного сигнала N+1 и N, два дешифратора, предназначенные для управления считыванием очередных максимумов и минимумов управляющего программного сигнала, первый и второй дополнительные регистры временного хранения максимумов и минимумов предыдущих участков управляющего программного сигнала, первый элемент «ИЛИ», триггер, вырабатывающий на своих выходах служебные сигналы «с» и «d», первый элемент задержки и три формирователя длины импульсов служебных сигналов, одного «с'», другого «d'», третьего «d"», два дешифратора для управления записью разностей между экстремумами управляющего программного сигнала и соответствующими экстремумами сигнала датчика нагрузки, кроме того, в устройство введены несколько накопителей величин разностей между экстремумами управляющего программного сигнала и соответствующими экстремумами сигнала датчика нагрузки по одному накопителю для каждой подгруппы экстремумов, два регистра временного хранения скорректированных величин максимумов и минимумов управляющего программного сигнала, компаратор для вычисления разности ординат начала и конца каждого участка управляющего программного сигнала, второй и третий элементы задержки, формирующие служебные импульсы, один «с"», другой «с'"», а также два коммутатора разностей между экстремумами управляющего программного сигнала и соответствующими им экстремумами сигнала датчика нагрузки, интерполятор содержит блок вычисления промежуточных точек участков управляющего программного сигнала, два блока памяти восходящих и нисходящих участков управляющего программного сигнала, два последовательно включенных регистра временного хранения разностей ординат начала и конца восходящих участков управляющего программного сигнала, два последовательно включенных регистра временного хранения величин разностей ординат начала и конца нисходящих участков управляющего программного сигнала, два делителя опорной частоты, генератор опорной частоты, первый и второй ключи передачи частотных сигналов, реверсивный счетчик, первый и второй ключи передачи адресных кодов, второй элемент «ИЛИ», при этом информационный выход блока задания номера участка программы соединен с информационным входом регистра временного хранения номера очередного восходящего участка управляющего программного сигнала N+1, выход этого регистра соединен с информационными входами дешифраторов, обеспечивающих считывание максимумов и минимумов управляющего программного сигнала из блоков памяти, а также с входом регистра хранения номера предыдущего восходящего участка N, выходы дешифраторов, обеспечивающих считывание максимумов и минимумов соответственно соединены с адресными входами блоков памятей подгрупп максимумов и минимумов управляющего программного сигнала и соответствующих им накопителей разностей, выходы блоков памяти подгрупп максимумов и минимумов соединены со входами первого и второго дополнительных регистров временного хранения максимумов и минимумов предыдущих участков управляющего программного сигнала, выходы этих регистров являются первыми выходами максимума и минимума программного задатчика и связаны с первыми входами компараторов в цепях коррекции максимумов и минимумов управляющего программного сигнала, выход регистра хранения номера предыдущего восходящего участка управляющего программного сигнала N соединен с входами дешифраторов, обеспечивающих запись разностей между экстремумами управляющего программного сигнала и одноименными экстремумами сигнала датчика нагрузки, выходы указанных дешифраторов соединены с адресными входами записи вычисленных разностей в соответствующие накопители, выход первого элемента «ИЛИ» соединен с входом триггера, выход триггера, именуемый «d», соединен с входом первого формирователя длины служебного импульса «d'» и через первый элемент задержки с входом второго формирователя длины служебного импульса «d"», а также с управляющими входами первых ключей передачи частотных сигналов и адресных кодов, другой выход этого триггера, именуемый «с», соединен с входом третьего формирователя служебного импульса «с'», а также с управляющими входами вторых ключей передачи частотных сигналов и адресных кодов, выходы сумматоров в цепях максимумов и минимумов соответственно соединены с входами регистров временного хранения скорректированных максимумов и минимумов управляющего программного сигнала, выходы этих регистров соединены с входами компаратора разности ординат начала и конца генерируемого участка управляющего программного сигнала, а также с двумя входами блока вычисления промежуточных точек участков управляющего программного сигнала, выход блока вычисления соединен с цифровыми входами блоков памяти восходящих и нисходящих участков управляющего программного сигнала, выходы блоков памяти объединены и образуют выход интерполятора, входы управления считыванием информации из блоков памяти восходящих и нисходящих участков управляющего программного сигнала через соответствующие два ключа передачи адресных кодов соединены с цифровым выходом реверсивного счетчика, частотный вход реверсивного счетчика через два ключа передачи частотных сигналов соединен с выходами соответствующих делителей опорной частоты, на один вход которых поступает частотный сигнал с генератора опорной частоты, другой вход каждого из этих делителей связан с выходами вторых регистров временного хранения величин разности ординат начала и конца восходящих и нисходящих участков управляющего программного сигнала, входы этих регистров соединены с выходами одноименных первых регистров, входы первых регистров хранения величин разностей ординат начала и конца восходящих и нисходящих участков управляющего программного сигнала объединены и подключены к выходу компаратора величины разностей ординат начала и конца генерируемого участка управляющего программного сигнала, выход формирователя длины служебного импульса «d"» соединен с управляющими входами дешифратора, обеспечивающего считывание максимумов управляющего программного сигнала, блока памяти нисходящих участков управляющего программного сигнала и второго регистра временного хранения величин разностей ординат начала и конца нисходящих участков управляющего программного сигнала, выход формирователя длины служебного импульса «d"» соединен с управляющими входами блока задания номера участка управляющего программного сигнала, регистра временного хранения скорректированных величин максимумов управляющего программного сигнала и первого регистра хранения величин разностей ординат начала и конца восходящих участков управляющего программного сигнала, выход формирователя длины импульсов служебного сигнала «с'» соединен с управляющими входами блока памяти восходящих участков управляющего программного сигнала, второго регистра временного хранения величин разностей ординат начала и конца восходящих участков управляющего программного сигнала и второго дополнительного регистра временного хранения минимумов предыдущих участков управляющего программного сигнала, выходы обнуления и переполнения реверсивного счетчика соединены с входами второго элемента «ИЛИ», выход этого элемента «ИЛИ» соединен с одним из входов первого элемента «ИЛИ», на другой вход которого поступает сигнал «ПУСК», выход признака максимума сигнала датчика нагрузки, вырабатываемый экстрематором - «с_э» связан с входами второго и третьего элементов задержки и с управляющим входом коммутатора разностей максимумов управляющего программного сигнала и сигнала датчика нагрузки, выход второго элемента задержки «с"» связан с управляющим входом регистра временного хранения номера предыдущего восходящего участка управляющего программного сигнала N, управляющими входами двух дешифраторов, обеспечивающих запись разностей между одноименными экстремумами управляющего программного сигнала и сигнала датчика нагрузки, выход третьего элемента задержки «с'"» соединен с управляющими входами регистра хранения номера очередного восходящего участка управляющего программного сигнала N+1, дешифратора записи разностей между минимумами управляющего программного сигнала и соответствующими минимумами сигнала датчика нагрузки, регистра временного хранения скорректированных минимумов управляющего программного сигнала, первого регистра временного хранения величин разностей ординат начала и конца нисходящих участков управляющего программного сигнала и первого дополнительного регистра временного хранения максимумов предыдущих участков программы, выход признака минимума сигнала датчика нагрузки, вырабатываемый экстрематором - «d_э» связан с управляющим входом коммутатора разностей минимумов управляющего программного сигнала и соответствующих минимумов сигнала датчика нагрузки, входы вышеуказанных коммутаторов разностей экстремумов управляющего программного сигнала и соответствующих экстремумов сигнала датчика нагрузки соединены с выходами соответствующих компараторов, вычисляющих эти разности, а выходы коммутаторов указанных разностей соединены с входами соответствующих накопителей.

Описание изобретения к патенту

Изобретение относится к системам автоматического управления испытательными машинами и экспериментальными стендами для прочностных усталостных испытаний механических конструкций, в частности авиационных. Анализ эксплуатационных разрушений и нагруженности конструкций позволяет выделить группы машин, их деталей и элементов, для которых разрабатываются определенные виды программ нагружения (Воробьев А.З., Картамышев А.И., Райхер В.Л., Свирский Ю.А. «Типизированные программы нагружения. Комплексное обеспечение ресурса авиационных конструкций» Сб. докладов научно-технической конференции, кн. 5, ЦАГИ, 1984; «Схематизация процессов нагружения» ГОСТ 2307-78 Государственный комитет по стандартам М. 1978).

В простейшем случае это циклические или многоступенчатые циклические программы, в более сложном - типизированные или псевдослучайные, содержащие большое количество локальных максимумов и минимумов. Локальные максимумы и минимумы по своим уровням относятся к нескольким подгруппам (например 40), имеющим детерминированные значения. Чередование экстремумов носит случайный характер.

Подобные программы изменения усилий, нагружающих конструкцию, разрабатывались в США, Германии, Англии, например, TWIST, FALSTAFF. В России (в ЦАГИ) разработаны аналогичные программы ПУСК и ПРИМА.

Важным вопросом применения этих программ является точность их задания, а также точность отслеживания средствами автоматического управления экспериментом. Основным требованием с точки зрения накопления усталостных повреждений является точность воспроизведения локальных экстремумов нагрузки, воздействующей на конструкцию.

Известны системы автоматического управления циклическими испытаниями (см. Литвак В.И. «Автоматизация усталостных испытаний натурных конструкций», М. Машиностроение, 1972, стр.102-120). Система автоматического управления в известном аналоге построена по традиционному принципу и содержит следящий гидравлический сервопривод, создающий нагружающее воздействие на испытуемую механическую конструкцию. На вход этого следящего гидропривода подается управляющий циклический сигнал от программно-задающего устройства, построенного на базе генератора гармонических функций.

Следящий гидропривод сравнивает управляющий сигнал с сигналом обратной связи и формирует воздействие на исполнительный орган (гидроцилиндр), который создает силовое воздействие на объект испытаний.

Недостатком известных систем является зависимость точности воспроизведения нагружающих воздействий от динамических характеристик следящего привода и объектов испытаний и неинвариантность точности работы этих систем к изменению динамических характеристик объекта и привода в процессе испытаний. Погрешность нагружения в точках экстремумов изменяется от 2% до 10%, что приводит к большим погрешностям при определении ресурса конструкций по кривым выносливости:

где - величина механических напряжений в конструкции в экстремальных точках изменяющегося нагружающего усилия;

m - показатель степени, изменяющийся в пределах от 4 до 10;

K - число циклов нагружения с амплитудой до появления трещины.

Наиболее близким к предлагаемому техническому решению является «Устройство для управления циклическим нагружением при прочностных испытаниях» Гуков Б.Ф., Еремеев Ю.М., Свирский Ю.А., Стерлин А.Я. (а.с. № 943758 (СССР) опубликовано 15.07.1982, Бюл. № 26, М.кл. G06G 7/26).

Достоинством прототипа по отношению к аналогам является коррекция величин экстремумов генерируемой циклической функции, таким образом, что экстремумы управляющего сигнала, поступающего на вход следящего привода, изменяются на величину, равную разности между фактическим сигналом, измеряемым датчиком обратной связи (датчиком нагрузки) и сигналом с выхода программо-задающего устройства, который будем считать эталонным. Измеренные разности в максимумах и минимумах в каждом цикле функции суммируются в двух накопителях (один для максимумов, другой для минимумов), а затем от цикла к циклу прибавляются к соответствующим экстремумам эталонного программного сигнала до тех пор, пока разность между экстремумом эталонного сигнала и экстремумом сигнала обратной связи не станет равной нулю (до точности работы устройства, вычисляющего указанную разность).

Устройство, принятое за прототип, содержит блок задания ступеней нагрузки (программный задатчик), датчик обратной связи (датчик нагрузки), экстрематор, две параллельные цепи для коррекции максимумов и минимумов, каждая из которых состоит из блока сравнения (компаратора), накопителя и сумматора. Выходы сумматоров каждой цепи соединены с входами интерполятора, выход которого связан с входом следящего исполнительного привода (следящего исполнительного блока).

Недостатком известного устройства является то, что оно непригодно для коррекции локальных экстремумов при реализации типизированных и псевдослучайных программ нагружения, т.к. в прототипе используются только два накопителя - один для коррекции максимума, а другой минимума, которые на каждой ступени программы постоянны, что ограничивает применение прототипа только для циклических функций нагружения с постоянной амплитудой. Кроме того, при изменении величины экстремумов изменяется средняя скорость генерируемого участка программы, что искажает оптимальную скорость, заданную программой.

Задачей настоящего изобретения является устранение выше перечисленных недостатков, а именно обеспечение возможности корректировать экстремумы, не только циклических программ нагружения, но и экстремумы типизированных и псевдослучайных программ, задавая при этом постоянную (оптимальную) среднюю скорость нагружения на каждом участке программы испытаний.

Технический результат предлагаемого изобретения состоит в снижении погрешности в локальных экстремумах нагрузки, воздействующей на конструкцию до 0,1% и сокращении времени реализации программ испытаний за счет обеспечения оптимальной скорости нагружения.

Решение поставленной задачи и технический результат в предлагаемом изобретении достигаются тем, что принципиально изменены составы и схемные решения программного задатчика и интерполятора. Введены дополнительные элементы, обеспечивающие накопление и хранение корректирующих разностей для всех подгрупп локальных экстремумов, а также постоянство средней скорости нагружения на любых участках программы. При этом устройство содержит программный задатчик, датчик нагрузки, подключенный к входу устройства, последовательно включенные интерполятор и следящий исполнительный привод, экстрематор и две параллельные цепи коррекции максимумов и минимумов управляющего программного сигнала, каждая из которых состоит из компаратора, накопителя и сумматора, причем первые входы компараторов соответственно соединены с первыми выходами максимума и минимума программного задатчика, а вторые входы компараторов с одноименными выходами экстрематора, вход которого соединен с выходом датчика нагрузки, входы сумматоров в каждой цепи соответственно соединены со вторыми выходами максимума и минимума программного задатчика и с выходами относящихся к ним накопителей. Программный задатчик в составе предлагаемого устройства содержит блок задания номера участка программы, два блока памяти, состоящих из нескольких подгрупп максимумов и нескольких подгрупп минимумов, два регистра временного хранения номера восходящих участков программы N+1 и N, два дешифратора считывания максимумов и минимумов, первый и второй дополнительные регистры временного хранения максимумов и минимумов предыдущего участка программы, первый элемент «ИЛИ», триггер, первый элемент задержки и три формирователя длины импульсов служебных сигналов с' d', d", два дешифратора записи разностей между экстремумами программы и соответствующими экстремумами сигнала датчика нагрузки, несколько накопителей по одному для каждой подгруппы экстремумов. Кроме того, в устройство введены два регистра временного хранения скорректированных величин максимумов и минимумов управляющего программного сигнала, компаратор размаха каждого участка программы. Интерполятор в предлагаемом устройстве содержит блок вычисления промежуточных точек участков программной управляющей функции, два блока памяти восходящих и нисходящих участков программы, два буферных регистра временного хранения величин размахов восходящих и нисходящих участков программы, два рабочих регистра временного хранения размахов восходящих и нисходящих участков программы, два делителя опорной частоты, генератор опорной частоты, первый и второй ключи передачи частотных сигналов, реверсивный счетчик, первый и второй ключи передачи адресных кодов, второй элемент «ИЛИ». Дополнительно в устройство введены второй и третий элементы задержки, а также два коммутатора разности экстремумов программного сигнала и соответствующих экстремумов сигнала датчика нагрузки. При этом информационный выход блока задания номера участка программы соединен с информационным входом регистра временного хранения номера восходящего участка N+1, выход этого регистра соединен с информационными входами дешифраторов считывания максимумов и минимумов из блоков памяти, а также с входом регистра хранения номера предыдущего восходящего участка N. Выходы дешифраторов считывания максимумов и минимумов соответственно соединены с адресными входами считывания блоков памятей подгрупп максимумов и минимумов и соответствующих им накопителей разностей. Выход блока памяти подгрупп максимумов соединен с входом первого дополнительного регистра временного хранения максимума предыдущего участка программы. Выход блока памяти подгрупп минимумов соединен со входом второго дополнительного регистра временного хранения минимумов предыдущих участков программы. Выход первого дополнительного регистра соединен со входом компаратора в цепи коррекции максимумов управляющего программного сигнала. Выход второго дополнительного регистра соединен со входом компаратора в цепи коррекции минимумов управляющего программного сигнала. Выход регистра хранения номера предыдущего восходящего участка программы N соединен с входами дешифраторов записи разностей между программными экстремумами и одноименными экстремумами сигнала датчика нагрузки. Выходы указанных дешифраторов соединены с адресными входами записи вычисленных разностей в соответствующие накопители. Выход первого элемента «ИЛИ» соединен со входом триггера, выход триггера «d» соединен с входом первого формирователя длины служебных импульсов «d'» и через элемент задержки с входом второго формирователя длины служебных импульсов «d"», а также с управляющими входами первых ключей передачи частотных сигналов и адресных кодов. Выход триггера «с» соединен с входом третьего формирователя служебных импульсов «с'», а также с управляющими входами вторых ключей передачи частотных сигналов и адресных кодов. Выходы сумматоров в цепях максимумов и минимумов соответственно соединены с входами регистров временного хранения скорректированных максимумов и минимумов управляющего программного сигнала. Выходы этих регистров соединены с входами компаратора размаха генерируемого участка, а также с двумя входами блока вычисления промежуточных точек участков программной управляющей функции. Выход блока вычисления соединен с цифровыми входами блоков памяти восходящих и нисходящих участков программы. Выходы блоков памятей объединены и образуют выход интерполятора. Входы управления считыванием информации из блоков памятей восходящих и нисходящих участков через соответствующие два ключа передачи адресных кодов соединены с цифровым выходом реверсивного счетчика. Частотный вход реверсивного счетчика через два ключа передачи частотных сигналов соединен с выходами соответствующих делителей опорной частоты, на один вход которых поступает частотный сигнал с генератора опорной частоты, другой вход каждого из этих делителей связан с выходами рабочих регистров временного хранения размаха восходящих и нисходящих участков программы. Входы этих регистров соединены с выходами одноименных буферных регистров. Входы буферных регистров объединены и подключены к выходу компаратора размаха генерируемого участка. Выход формирователя длины служебного импульса «d'» соединен с управляющими входами дешифратора считывания максимумов, блока памяти нисходящих участков программы и рабочего регистра временного хранения размахов нисходящих участков программы. Выход формирователя длины служебного импульса «d"» соединен с управляющими входами блока задания номера участка программы, регистра временного хранения скорректированных величин максимумов управляющего программного сигнала и буферного регистра хранения размахов восходящих участков. Выход формирователя длины служебных импульсов «с'» соединен с управляющими входами блока памяти восходящих участков программы, рабочего регистра временного хранения размахов восходящих участков программы и первого дополнительного регистра. Выходы обнуления и переполнения реверсивного счетчика соединены с входами второго элемента «ИЛИ». Выход этого элемента «ИЛИ» соединен с одним из входов первого элемента «ИЛИ», на другой вход которого поступает сигнал «ПУСК». Выход признака максимума экстрематора «с_э» связан с входами второго и третьего элементов задержки и с управляющим входом коммутатора разностей максимумов программного сигнала и сигнала датчика нагрузки. Выход второго элемента задержки «с"» связан с управляющими входами регистра хранения номера предыдущего восходящего участка N и дешифратора считывания минимумов. Выход третьего элемента задержки «с"'» соединен с управляющими входами регистра хранения номера восходящего участка N+1, двух дешифраторов записи разностей между экстремумами программы и соответствующими экстремумами сигнала датчика нагрузки, регистра временного хранения скорректированных минимумов управляющего программного сигнала, буферного регистра временного хранения размахов нисходящих участков программы и второго дополнительного регистра. Выход признака минимума экстрематора «d_э» связан с управляющим входом коммутатора разностей минимумов программного сигнала и соответствующих минимумов сигнала датчика нагрузки. Выходы коммутаторов указанных разностей соединены с входами соответствующих накопителей в цепях коррекции максимумов и минимумов управляющей программной функции.

Для пояснения изобретения обратимся к фиг.1, 2, 3, 4. На фиг.1 приведена структура устройства.

На фиг.2 приведены выборки псевдослучайного процесса нагружения. Эти выборки отличаются друг от друга только последовательностью чередования экстремумов. Величины и число экстремумов в этих выборках совпадает, т.к. этого требует сама методика испытаний.

На фиг.3 приведена циклограмма служебных импульсов, обеспечивающих последовательность пересылки информации между элементами устройства.

На фиг.4 приведена таблица состояний основных элементов устройства, показывающая передвижение информации между этими элементами по возникновению импульсов, приведенных на циклограмме фиг.3.

Предварительно перед описанием предлагаемого устройства поясним процедуру подготовки исходных данных псевдослучайных программ нагружения (самый сложный случай), т.к. в этих программах последовательность генерации отдельных участков программы недетерминирована. В остальных видах программ эта последовательность строго задана.

Особенность генерации псевдослучайных сигналов состоит в подготовке исходных данных для работы программного устройства. Локальные максимумы разбиваются на подгруппы, в каждую из которых входят максимумы, имеющие одинаковую величину. Таким же образом на подгруппы разбиваются локальные минимумы. Номера подгрупп i=1 n максимума и минимума одинаковых восходящих участков программы совпадают (фиг.2), т.е. восходящие участки носят детерминированный характер. Однако порядок следования восходящих участков в программе носит случайный характер, поэтому параметры нисходящих участков недетерминированы.

Выбор величины скорости изменения управляющих сигналов основывается на одном из постулатов методики ресурсных испытаний, утверждающем, что изменения в определенных пределах частоты или скорости приложения нагружающих воздействий не влияют на ресурс конструкции, если при этом строго соблюдается задание экстремумов нагружающей функции. Поэтому время генерации каждого участка можно строго связать с размахом участка, то есть:

где - время генерации участка (сегмента) программы;

µ - постоянный коэффициент;

А - размах участка (разность ординат его начала и конца).

Коэффициент µ практически определяет постоянную среднюю скорость изменения нагружающего воздействия на каждом сегменте программы. Эта средняя скорость выбирается из условия наилучшей работы следящего привода и энергетических возможностей источников энергоснабжения стенда и в этом смысле ее необходимо держать постоянной.

Схема устройства приведена на фиг.1. Это устройство содержит: первый элемент «ИЛИ» 1, триггер 2, блок 3 задания номера участка программы, первый элемент задержки 4, формирователи длины импульсов служебных сигналов d', d", с' 5, 6, 7, регистры временного хранения номеров восходящих участков программы N+1, N 8, 9 (В регистре (8) хранится N+1 номер восходящего участка программы, в регистре (9) номер N предыдущего восходящего участка программы. N и N+1 могут принимать любые значения из множества i=1 n), дешифраторы считывания максимумов и минимумов 10, 11, дешифраторы записи разности между экстремумами программы соответствующими им экстремумами сигнала датчика нагрузки 12, 13, блок памяти подгрупп максимумов а_i 14 и соответствующие им накопители корректирующих сигналов а_i 15, первый дополнительный регистр временного хранения максимумов предыдущих участков программы 16, блок памяти подгрупп минимумов 6, 17 и соответствующие им накопители корректирующих сигналов b_i 18, второй дополнительный регистр временного хранения минимумов предыдущих участков программы 19, сумматоры 20, 21, определяющие сумму каждого экстремума программы и соответствующего ему корректирующего сигнала; регистры 22, 23 временного хранения скорректированных величин максимумов и минимумов управляющего программного сигнала, компаратор 24 размаха каждого участка программы, блок вычисления 25 промежуточных точек участков управляющей программной функции, блок памяти восходящих участков программы 26, хранящий последовательную информацию обо всех промежуточных точках очередного восходящего участка программы, блок памяти нисходящих участков программы 27, хранящий последовательную информацию об очередном нисходящем участке программы, первый и второй ключи передачи адресных кодов 28, 29, обеспечивающие поступление кодовых сигналов для считывания с блоков памяти 26, 27, буферные регистры временного хранения размахов восходящих и нисходящих участков программы 30, 31, рабочие регистры временного хранения размахов восходящих и нисходящих участков программы 32, 33, генератор 34 опорной частоты, делители опорной частоты 35, 36, вырабатывающие нужную частоту импульсов в зависимости от размаха участка программы, первый и второй ключи передачи частотных сигналов 37, 38, поочередно подающие частотный сигнал на вход реверсивного счетчика 39, обеспечивающего опрос блоков памяти 26, 27, второй элемент «ИЛИ» 40, подающий сигнал об изменении направления работы реверсивного счетчика на первый элемент «ИЛИ» 1, экстрематор 41, определяющий локальные максимумы и минимумы сигнала, получаемого от датчика нагрузки 42, следящий исполнительный привод 43, компараторы 44, 45, определяющие разницу между экстремумами программного сигнала и соответствующими экстремумами сигнала датчика нагрузки; коммутаторы разности 46, 47, соединяющие выходы компараторов 44, 45 с накопителями а_i, b_i 15, 18 когда появляются экстремумы (max, min); второй и третий элементы задержки 48, 49.

Элементы 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 12, 13, 14, 16, 17, 19 входят в состав программного задатчика. Все элементы от 25 до 40 входят в состав интерполятора.

Между собой элементы устройства соединены следующим образом. Выход первого элемента «ИЛИ» 1 соединен с входом триггера 2. Один выход триггера 2, именуемый «d», соединен с входом формирователя длины служебных импульсов «d'» 5. Выход «d» триггера 2 через элемент задержки 4 и формирователь длины служебных импульсов «d"» 6 соединен с управляющим входом блока 3 задания номера участка программы. Другой выход триггера 2, именуемый «с», соединен с формирователем длины служебных импульсов «с'» 7. Информационный выход блока 3 соединен с информационным входом регистра 8, в который записывается по импульсному сигналу «с'"» номер (N+1)-го восходящего участка программы. Цифровой выход регистра 8 соединен с информационными входами регистра 9, а также дешифраторов считывания 10, 11. Запись информации в регистр 9 происходит по сигналу «с"», в дешифратор 10 по сигналу «d'», в дешифратор 11 по сигналу «с'"». Выходы дешифраторов 10, 11 соответственно соединены с входами, управляющими считыванием информации из блоков памятей подгрупп максимумов и минимумов 14, 17. Выход регистра 9 соединен с цифровыми входами двух дешифраторов 12, 13 записи разности между экстремумами программы и соответствующими экстремумами сигнала датчика нагрузки. Запись в дешифраторы 12, 13 производится по импульсному сигналу «с"». Выходы дешифраторов 12, 13 соединены с входами, управляющими записью а_i и b_i в накопители a_i, b_i 15, 18. Выход блока памяти подгрупп максимумов 14 (являющийся вторым выходом максимумов программного задатчика), обеспечивающий передачу информации об очередном максимуме программы а_i, и выход накопителей a_i 15 соединены с входами сумматора 20. Кроме того, выход блока 14 соединен с входом первого дополнительного регистра 16, выход которого является первым выходом максимумов программного задатчика. Запись в регистр 16 производится сигналом «с'"». Выход блока памяти подгрупп минимумов 17 (являющийся вторым выходом минимумов программного задатчика), обеспечивающий передачу информации об очередном минимуме программы b_i, и выход накопителей b_i 18 соединены с входами сумматора 21. Кроме того, выход блока 17 соединен с входом второго дополнительного регистра 19, выход которого является первым выходом минимумов программного задатчика. Запись в регистр 19 производится сигналом «с'». Выходы сумматоров 20, 21 соответственно соединены с входами регистров 22, 23 временного хранения скорректированных величин максимумов и минимумов управляющего программного сигнала. Запись в регистр 22 производится по сигналу «d"», а в регистр 23 по сигналу «с'"». Выходы регистров 22, 23 соединены с входами компаратора 24 размаха очередного генерируемого участка программы. Величина размаха для восходящих участков программы имеет вид (а_N-b_N), для нисходящих участков - (а_N-b_N+1). Кроме того, выходы регистров 22, 23 подключены к входам блока вычисления 25 промежуточных точек участков программной управляющей функции, подготавливаемых к генерации.

Выход блока вычисления 25 подключен к входам блоков памятей восходящих и нисходящих участков программы 26, 27, запись в которые производится соответственно сигналами «с'» и «d'». В блок памяти 26 записывается информация о восходящих участках программы (а _N b_N). В блок памяти 27 записывается информация о нисходящих участках программы (а_N b_N+1). Выходы блоков памяти 26, 27 объединены и поданы на вход следящего исполнительного привода 43. Считывание информации из блока памяти 26 производится сигналами, приходящими с первого ключа передачи адресных кодов 28, открываемого сигналом «d». Считывание информации из блока памяти 27 производится сигналами, приходящими со второго ключа передачи адресных кодов 29, открываемого сигналом «с». Величина размаха участка программы, подготавливаемого к генерации, с выхода компаратора 24 поступает на входы буферных регистров временного хранения величин размахов восходящих и нисходящих участков программы 30, 31. Запись в эти регистры производится соответственно по служебным сигналам «d"» и «с'"». В буферный регистр 30 записывается информация о размахе восходящих участков программы. В буферный регистр 31 - о размахе нисходящих участков. С выходов буферных регистров 30, 31 информация записывается в соответствующие рабочие регистры временного хранения величин размахов восходящих и нисходящих участков программы 32, 33. В регистр 32 - по сигналу «с'», в регистр 33 - по сигналу «d'». Выходы рабочих регистров 32, 33 соединены со входами делителей 35, 36. Информация с рабочих регистров, поступающая на информационные входы делителей, представляет собой делитель. На другие входы делителей поступают импульсы опорной тактовой частоты от генератора опорной частоты 34. Эта тактовая частота является делимым. Поделенная частота с выходов делителей 35, 36 поступает на первый и второй ключи передачи частотных сигналов 37, 38. Выходы ключей 37, 38 объединены и подключены к входу реверсивного счетчика 39. Ключ 37 открывается сигналом «d», ключ 38 - сигналом «с». Цифровой выход реверсивного счетчика 39 соединен со входами ключей 28, 29. Ключ 28 открывается сигналом «d», ключ 29 - сигналом «с». Сигналы переполнения и обнуления с импульсных выходов счетчика 39, говорящие об изменении направлении счета, через второй элемент «ИЛИ» 40 поступают на один из входов первого элемента «ИЛИ» 1, на другой вход этого элемента поступает сигнал «ПУСК». Сигнал от датчика нагрузки 42 следящего привода 43 поступает на вход экстрематора 41. Сигнал о величине максимума нагрузки с экстрематора 41 поступает на вход компаратора 44, на другой вход этого компаратора поступает сигнал с первого дополнительного регистра 16. Разность между указанными величинами а_i с выхода компаратора 44 подается на первый коммутатор разностей 46, который открывается импульсным сигналом «с_э», вырабатываемым экстрематором 41 при достижении сигналом датчика нагрузки локального максимума. С выхода коммутатора 46 вычисленная разность а_i подается в соответствующий накопитель a_i 17. Кроме того, этот же импульсный сигнал «с_э» с экстрематора подается на вторую и третью задержки 48, 49, которые формируют сигналы «с'"» и «с"». При достижении сигналом обратной связи минимума, экстрематор 41 выдает величину минимума на вход компаратора 45, на другой вход этого компаратора подается величина программного минимума со второго дополнительного регистра 19. Разность между этими величинами b_i с выхода компаратора 45 подается на второй коммутатор разностей 47, который открывается импульсным сигналом «d_э» экстрематора 41, появляющимся при достижении минимума сигналом датчика нагрузки. С выхода коммутатора 47 информация о величине b_i поступает в соответствующий накопитель b_i 18.

Устройство работает следующим образом. Перед запуском системы все ее элементы приводятся в начальное состояние, которое таково. В блоке памяти 26 записаны все дискретные значения (например, 100 ступеней) первого участка программы от b₁ до а₁. В блоке памяти 27 записаны нули. В регистре 22 хранится информация о максимуме а₁, а в регистре 23 информация о минимуме b₂ . В компараторе 24 содержится информация а₁-b ₂. Блок вычисления 25 определяет все промежуточные точки участка (а₁ b₂). В буферном регистре 30 записана величина a₁-d₁, в буферном регистре 31 - величина а₁-b₂. В рабочем регистре 32 записана разность а₁-b₁, которая подана на один из входов делителя 35, на второй вход делителя поступает частотный сигнал от генератора 34 опорной частоты. На выходе делителя 35 опорная частота поделена пропорционально величине а₁-b ₁. В рабочем регистре 33 записан ноль. Деление на ноль запрещено, поэтому на выходе делителя 36 отсутствует частотный сигнал. Ключи 28, 37 закрыты. В регистре 8 записан номер второго восходящего участка N₂ программы, в регистре 9 - номер первого восходящего участка N₁ программы. С выхода а_i блока памяти 14 на сумматор 20 подается величина а₁, являющаяся максимумом первого участка программы. В регистре 16 записана величина а₁, тем самым на первом выходе максимума программного задатчика также находится величина а₁. С выхода накопителя а_i 15 на другой вход сумматора 20 подается нулевой сигнал. С выхода сумматора 20 на вход регистра 22 поступает сигнал а₁+0. С выхода b_i блока памяти 17 на сумматор 21 поступает сигнал b₂, являющийся минимумом второго участка программы, с выхода накопителя b_i 18 на другой вход сумматора 21 подается нулевой сигнал. В регистре 19 записан ноль, тем самым, на первом выходе минимумов программного задатчика находится ноль. С выхода сумматора 21 на вход регистра 23 поступает сигнал b₂+0. В соответствии с состоянием регистров 22 и 23 на входе максимума блока вычисления 25 будет величина первого локального максимума программы а ₁, на входе минимума блока вычисления 25 будет величина b₂. На выходе блока 3 задания номера участка находится номер второго восходящего участка программы N₂.

По сигналу «Пуск» триггер 2 переходит в состояние «d». Сигнал «d» открывает ключи 28, 37 в результате чего сигнал опорной частоты, поделенный на величину а₁-b₁, поступает на вход реверсивного счетчика 39. Коды с выхода реверсивного счетчика через открытый ключ 28 поступают на управляющие входы блока памяти 26. С выхода блока памяти 26 ординаты промежуточных точек первого участка программы (в виде электрических сигналов) поочередно поступают на вход следящего исполнительного привода 43, тем самым производится генерация первого участка программы. В процессе генерации первого участка программы по сигналу «d» (в начале программы это сигнал «ПУСК») в устройстве происходят следующие подготовительные операции для генерации последующих участков программы:

1. Сигнал «d» в формирователе импульсов 5 преобразуется в импульсный сигнал «d'». По сигналу «d'» в дешифратор считывания 10 с регистра 8 передается номер второго восходящего участка N₂. Согласно номеру «i» восходящего участка N₂ из блока памяти 14 выбирается значение а_i - максимум второго восходящего участка (эталонная величина) (для простоты пояснения примем i=2), т.е.выбирается величина а,. Эта величина подается на вход сумматора 20, на другой вход сумматора 20 из накопителя а₂ 15 подается величина, равная нулю, т.к. для коррекции еще не получено никакой корректирующей величины. По сигналу «d'» информация из блока вычисления 25 об участке (а₁ b₂) переписывается в блок памяти 27, а информация а₁-b₂ из буферного регистра 31 переписывается в регистр 33. Тем самым подготавливается генерация участка (а ₁ b₂).

2. По импульсному сигналу «d"» вырабатываемому формирователем импульсов 6 в регистр 22 поступает ордината максимума à₂ . С выхода регистра 22 величина à₂ поступает на вход максимума блока вычисления 25 (ордината минимума b ₂ на входе минимумов вычислителя была уже введена в процессе подготовки прибора к работе). При поступлении ординаты а ₂ вычислитель определяет все промежуточные значения программного сигнала на интервале (а₂, b₂). Компаратор 24 по сигналу «d"» вычисляет величину а₂ -b₂ и по этому же сигналу записывает полученную разность в буферный регистр 30. Таким образом, в процессе генерации первого участка программы подготавливается информация для генерации второго восходящего участка, который с учетом нисходящего участка программы (а₁, b₂) будет третьим в программе (фиг.2). Такая последовательность подготовки информации сохраняется в течение всей работы устройства. Кроме того, по сигналу «d"» блок 3 задания номера участка программы подготавливает номер третьего восходящего участка программы N₃ (с учетом нисходящих участков программы это будет пятый участок). Если генерируются детерминированные программы испытаний, то это номер выбирается из заданной последовательности, если генерируется псевдослучайная программа, то этот номер определяется генератором случайных чисел. После процедуры определения номера восходящего участка программы N₃, он подается на информационный вход регистра 8, однако в него не записывается до поступления служебного сигнала «с'"», речь о котором пойдет ниже.

В момент окончания генерации первого участка программы (b₁, а₁) реверсивный счетчик 39 выдает сигнал переполнения, который через элементы «ИЛИ» 40, 1 поступает на вход триггера 2 и переводит его в состояние «с». Одновременно с сигналом «с» появляется сигнал «с'», который записывает в блок памяти 26 информацию об участке (b₂, а₂), в рабочий регистр 32 размаха этого участка - (а₂-b₂ ), а в регистр 19 - величину b₂.

Сигнал с датчика нагрузки 42 поступает на вход экстрематора 41. Этот сигнал при устойчивой работе системы регулирования (следящего привода) отстает по фазе от программного сигнала (фиг.3), т.е. локальный максимум программного сигнала а₁ появляется раньше локального максимума сигнала датчика нагрузки (обратной связи) y_{max 1}, поэтому чтобы вычислить поправку а_i=а_i-y_{max i}, на первом шаге коррекции локального максимума программы а₁ из регистра 16 на один вход компаратора 44 поступает величина а ₁, а на другой вход - сигнал y_{max 1} с выхода max экстрематора 41. В момент появления максимума сигнала датчика нагрузки y_{max 1} экстрематор 41 вырабатывает импульсный сигнал «с_э», открывающий коммутатор 46, передающий a₁=a₁-y_{max 1} в ячейку накопителя а₁ 15. Кроме того, импульсный сигнал «с _э», соответствующий локальным максимумам, с экстрематора 41 через второй элемент задержки 49 преобразуется в сигнал «с"», который записывает в регистр 9 с регистра 8 номер следующего участка N₂ программы. По этому же сигналу информация с регистра 9 передается в дешифраторы 12, 13.

Кроме регистра 9, импульсный сигнал «с_э» через третий элемент задержки 48 в виде сигнала «с'"» поступает на управляющий вход регистра 8 и с блока 3 задания номера участка программы записывает в регистр 8 номер участка программы, на единицу опережающий номер участка, записанного на регистр 9, т.е. в регистре 8 будет записан номер N₃ . Следует пояснить, что индексы 1, 2, 3, , у номера N показывают порядковый номер только восходящих участков программы (нисходящим участкам блок задания 3 номеров не присваивает). По сигналу «с'"» в регистр 23 записывается минимум b₃, в буферный регистр 31 записывается величина а₂-b₃, а в регистр 16 величина а₂.

В процессе генерации второго участка программы (а₁, b₂), о котором говорилось выше, достигается первый минимум - b₂. При этом реверсивный счетчик 39 выдает сигнал обнуления, который через элементы «ИЛИ» 40,1 переводит триггер 2 в состояние «d». По сигналу «d» открываются ключи 28, 37 и тем самым на вход следящего исполнительного привода 43 подключается блок памяти 26, в которой уже записана вся информация об участке (а₂ b₂) (см. выше подготовительные операции для генерации последующих участков программы, п.2). Начинается генерация участка (а₂ b₂) с частотой развертки этого участка, определяемой величиной a₂-b₂, записанной в регистре 32 (см. выше п.2). В результате фазового запаздывания сигнала обратной связи (как упоминалось выше) первый локальный минимум обратной связи y_{min 1} появится на участке (а₂ b₂) позже программного минимума b₂ . Так как, в это время в регистре 19 хранится величина b ₂, то она находится и на первом входе компаратора 45, поэтому при поступлении величины y_{min 2} на другой вход компаратора, на его выходе появится разность b₂=b₂-y_{min 2}. По импульсному сигналу «d_э» экстрематора, говорящему о достижении минимума сигнала датчика нагрузки, открывается коммутатор 47 и b₂ записывается в накопитель b₂ 18, т.е. вычисляется первый корректирующий сигнал программы для минимума b₂.

Выше описанные действия проводятся для всех экстремумов программы. Таблица состояний основных элементов в процессе работы устройства приведена на фиг.4. Для однотипных экстремумов, имеющих одну и ту же величину, поправки а_i, b_i суммируются в соответствующих им накопителях так, что для каждой подгруппы, содержащей одинаковые локальные экстремумы, выполняются операции, математически имеющие следующий вид:

, ,

где Z_{ij max}, Z_{ij min} - соответствующие экстремальные значения управляющего сигнала;

а_i - эталонное значение локального максимума сигнала, задаваемого программным устройством;

b_i - эталонное значение локального минимума сигнала, задаваемого программным устройством;

y_{im max} - фактический локальный максимум сигнала обратной связи;

y_{im min} - фактический локальный минимум сигнала обратной связи;

i - номер подгруппы локальных экстремумов, имеющих одинаковую величину;

j - число корректирующих итераций.

Технический эффект предлагаемого изобретения состоит в том, что при реализации любых видов программ ресурсных испытаний от детерминированных циклических до псевдослучайных погрешность фактического нагружения испытываемых конструкций в точках локальных экстремумов программ за два-три такта коррекции каждого экстремума снижается до 0,1%, тем самым увеличивается точность определения ресурсных характеристик испытываемого объекта более, чем на 20%. Кроме того, достигается постоянство средней скорости нагружения конструкции, которая выбирается из условий оптимального использования возможностей следящего привода, что в целом увеличивает точность следящего привода и сокращает сроки реализации программ испытаний.