Преобразование формы представления отдельных цифр: ....код с двухфазным уровнем, например код с расщепленной фазой, код Манчестера, двухфазный пространственный код или код с метками, например код с разными частотами – H03M 5/12

Изобретение относится к вычислительной технике и может быть использовано в системах передачи цифровой информации. Техническим результатом является повышение достоверности. Способ содержит этапы, на которых в каждом такте в области возможного появления информационного перепада формируют временной интервал, в течение которого разрешают запись информации или в первый счетчик импульсов по факту поступления информационного перепада и его изменения из положительной полярности в отрицательную, или во второй счетчик в случае изменения информационного перепада из отрицательной полярности в положительную, в момент окончания временного интервала анализируют состояния счетчиков и, если в первом счетчике записана логическая единица, а во втором - логический ноль, формируют бинарный сигнал положительной полярности, если в первом счетчике записан логический ноль, а во втором - логическая единица, формируют бинарный сигнал отрицательной полярности, в случае записи в любой из счетчиков более одного информационного перепада или отсутствия перепада формируют сигнал об ошибке информационного бита. 10 ил., 1 табл.

Группа изобретений относится к вычислительной технике и связи и может быть использована в локальных вычислительных сетях и внешних запоминающих устройствах. Техническим результатом является повышение достоверности приема. Устройство содержит блок синхронизации, блок выработки тактовых импульсов, блок обнаружения ошибок, блок преобразования канального кода. 2 н. и 6 з.п. ф-лы, 7 ил.

Изобретение относится к области передачи информации по проводным линиям и предназначено для использования в системах сбора и обработки информации охранных систем с их высокими требованиями к надежности каналов связи. Технический результат - исключении помех в сигнале на выходе интегратора в момент начала очередного информационного интервала и помех внутри устройства при отсутствии информационного сигнала. Способ демодуляции сигнала в манчестерском коде заключается в том, что информационный сигнал интегрируют и формируют четыре последовательности импульсов. В моменты появления импульсов третьей и четвертой последовательностей формируют уровни выходного бинарного сигнала, а затем формируют импульсы, обеспечивающие обнуление интегратора. 4 з.п. ф-лы, 2 ил.

Изобретение относится к вычислительной технике. Его использование в системах передачи цифровой информации позволяет получить технический результат, заключающийся в уменьшении времени передачи информации и упрощении схемы преобразователя кода. Преобразователь бинарного кода в фазоманипулированный код содержит: элемент (15) ИЛИ-НЕ, элементы (11, 12) ИЛИ. Технический результат достигается благодаря тому, что введены: RS-триггер (1), счетчик (6), элементы (7-9) И-НЕ, элемент (10) ИЛИ-НЕ, мажоритарный элемент (13) и инвертор (16). 2 ил.

Изобретение относится к области вычислительной техники для приема дифференциального двухуровневого кодированного сигнала двоичного последовательного самосинхронизирующегося кода с преобразованием в двухразрядный цифровой сигнал и последующим помехоустойчивым выполнением полной функции синхронизации этого сигнала с помощью входной непрерывной последовательности тактовых импульсов. Технический результат заключается в повышении помехоустойчивости за счет помехоустойчивого формирования выходного синхронизированного сигнала и выходных синхросигналов битовой синхронизации, начала паузы и паузы с заградительной фильтрацией, синхронизации двухразрядного цифрового сигнала двухуровневого кода 1В2В как помехи при длительности каждого изменения этого сигнала, не превышающей пороговой длительности P·Tic для Р 2, где Р - пороговое число, Tic - длительность периода тактовых импульсов. Устройство содержит приемник-преобразователь (6), входы (19, 20) первой и второй компонент дифференциального двухуровневого кодированного сигнала, триггеры (1-5), элементы И-НЕ (7, 8), И (21-24), ИЛИ (15-17), ИЛИ-НЕ (11-13), элементы Исключающее ИЛИ (9-10), асинхронный элемент задержки (14) и тактируемый элемент задержки (27), тактовый вход (18) и четыре выхода. 1 ил.

Изобретение относится к вычислительной технике и может быть использовано в системах передачи цифровой информации. Техническим результатом является уменьшение времени передачи информации и упрощение схемы преобразователя кода. Устройство содержит генератор импульсов, счетный триггер, D-триггеры, RS-триггер, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, элемент И-НЕ, элемент И, счетчики, элементы ИЛИ, входную и выходную информационные шины, шину выходных тактовых импульсов. 2 ил.

Изобретение относится к вычислительной технике и может быть использовано в системах передачи цифровой информации. Технический результат - уменьшение времени передачи информации и упрощение схемы. Преобразователь кода содержит счетный триггер (1), шину разрешения преобразования (2), шину тактовых импульсов (3), входную (4) и выходную (5) информационные шины, регистр сдвига (6), шину питания (7), два элемента И-НЕ (8), (9), элемент ИЛИ (10), элемент ИЛИ-НЕ (11), инвертор (12), мажоритарный элемент (13) и шину выходных тактовых импульсов (14). R-вход счетного триггера (1) подключен к шине разрешения преобразования (2) и к первому и второму входам элементов ИЛИ-НЕ (11) и ИЛИ (10) соответственно. Выход элемента ИЛИ-НЕ (11) соединен с выходной информационной шиной (5), а второй вход - с прямым выходом счетного триггера (1), тактовый вход которого подключен к первому входу элемента ИЛИ (10), к первому входу и выходу мажоритарного элемента (13) и к шине выходных тактовых импульсов (14). Второй вход мажоритарного элемента (13) соединен с шиной тактовых импульсов (3) и С-входом регистра сдвига (6), D-вход которого подключен к шине питания (7), а R-вход - к выходу элемента ИЛИ. Выход первого и третьего разрядов регистра сдвига (6) соединены с первым входом первого элемента ИЛИ-НЕ (8) и входом инвертора (12) соответственно. Второй вход первого элемента ИЛИ-НЕ (8) соединен с входной информационной шиной (4), а выход - с первым входом второго элемента ИЛИ-НЕ (9), второй вход которого подключен к выходу инвертора (12). Выход второго элемента ИЛИ-НЕ (9) соединен с третьим входом мажоритарного элемента (13). 1 ил.

Изобретение относится к вычислительной технике и может быть использовано в системах передачи цифровой информации. Технический результат - повышение помехоустойчивости. Преобразователь кода содержит блок формирования кода, блок преобразования кода, линию связи, блок восстановления кода, блок приема кода. Выходы блока формирования кода соединены с соответствующими входами блока преобразования кода, выходы которого через линию связи соединены с соответствующими входами блока восстановления кода, выходы которого соединены с соответствующими входами блока приема. 4 ил.

Изобретение относится к вычислительной технике. Техническим результатом является расширение функциональных возможностей. Устройство содержит D-триггер, первый и второй счетчики, элемент задержки, инвертор. 1 ил.

Изобретение относится к вычислительной технике. Технический результат заключается в расширении функциональных возможностей, из-за обеспечения преобразования входной самосинхронизирующейся последовательности импульсов, не требующей дополнительного формирования признака начала информационной посылки за счет использования кода с обязательной сменой уровня в начале каждого битового интервала, при этом логические ноль с меньшей длительностью и единица с большей длительностью битового интервала принимают на время этого интервала высокий или низкий уровень сигнала. Преобразователь кода содержит формирователь импульса по фронту и срезу (1), информационные вход (2) и выход (3), десятичный счетчик-делитель (4), счетчик (5), тактовые вход (6) и выход (7). 1 ил.

Изобретение относится к вычислительной технике и может быть использовано в системах передачи цифровой информации. Техническим результатом является расширение функциональных возможностей. Преобразователь кода входной самосинхронизирующейся последовательности импульсов в бинарный код с сигналом стробирования слова содержит элемент ИЛИ-НЕ, два счетчика, счетный триггер с R-входом, выход второго разряда которого является выходом стробирования преобразователя. 2 ил.

Изобретение относится к вычислительной технике. Технический результат заключается в преобразовании входной самосинхронизирующейся последовательности импульсов, не требующей дополнительного формирования признака начала информационной посылки, формировании преобразователем кода сигнала стробирования слова, что расширяет функциональные возможности. Преобразователь кода содержит RS-триггеры (1-3, 8), элемент ИСКЛЮЧАЮЩЕЕ ИЛИ (4), элемент ИЛИ-НЕ (9), инвертор (10), формирователь импульса по фронту и срезу (11), счетчики (12, 13), формирователь импульса по фронту (14), элемент И (15), элемент ИЛИ (16), информационный (5) и тактовый (17) входы, информационный (6), тактовый (7) и стробирования (18) выходы. 2 ил.

Изобретение относится к вычислительной технике. Технический результат заключается в расширении функциональных возможностей из-за формирования на выходе преобразователя сигнала логического нуля в режиме ожидания, формирования на выходе преобразователя информационных посылок определенной длины, формирования на выходе самосинхронизирующейся последовательности импульсов, не требующей дополнительного формирования признака начала информационной посылки. Преобразователь кода содержит RS-триггер (1), тактовый вход (2) и выход (3), регистр (4), счетчик (5), формирователь импульсов (6), элемент ИЛИ (7), группу информационных входов (8), вход начальной установки (9), вход пуска (10). 2 ил.

Изобретение относится к вычислительной технике. Технический результат - расширение функциональных возможностей, а именно: преобразование входной самосинхронизирующейся последовательности импульсов, не требующей дополнительного формирования признака начала информационной посылки. Преобразователь биимпульсного кода в бинарный код содержит информационный вход 1, соединенный с входом формирователя 2 импульсов и информационным входом D-триггера 3, тактовый вход которого соединен с выходом триггера 4, а выход - с информационным выходом 5 устройства, счетчик 6 и элемент 7 задержки. В качестве триггера 4 использован RS-триггер, а в качестве формирователя 2 импульсов - формирователь импульсов по фронту, выход которого соединен с R-входами RS-триггера 4 и счетчика 6, тактовый вход которого соединен с тактовым входом 8 устройства, а выход второго разряда - с S-входом RS-триггера 4, выход которого соединен с входом элемента 7 задержки, выход которого соединен с тактовым выходом 9 устройства. 1 ил.

Изобретение относится к вычислительной технике. Технический результат заключается в расширении функциональных возможностей путем формирования на выходе преобразователя сигнала логического нуля в режиме ожидания, формировании на выходе самосинхронизирующейся последовательности импульсов, не требующей дополнительного формирования признака начала информационной посылки, формировании на выходе преобразователя информационных посылок определенной длины. Преобразователь кода содержит Т-триггеры (1, 3, 9, 10), регистр (5), элемент ИСКЛЮЧАЮЩЕЕ ИЛИ (6), элемент ИЛИ-НЕ (7), счетчик (8), формирователь импульсов по фронту (11), RS-триггер (12), тактовый (2), группу информационных (13), пуска (14) входов, информационный (4) выход. 2 ил.

Изобретение относится к вычислительной технике и может быть использовано в системах передачи цифровой информации. Техническим результатом является расширение функциональных возможностей. Устройство содержит мультиплексор, RS-триггер, блок управления, выполненный на тактируемом срезом m-разрядном счетчике и дешифраторе. 1 з.п. ф-лы, 3 ил.

Изобретение относится к вычислительной технике и может быть использовано в системах передачи цифровой информации. Техническим результатом является расширение функциональных возможностей. Устройство содержит два триггера, выполненных в виде счетных, элемент И-НЕ, регистр, два элемента ИЛИ, счетчик, RS-триггер. 2 ил.

Изобретение относится к вычислительной технике и может быть использовано в системах передачи цифровой информации. Техническим результатом является расширение функциональных возможностей. Устройство содержит формирователь импульсов, выполненный на переключающемся в единичное состояние по фронту RS-триггере и тактируемом срезом счетчике, D-триггер, счетчик. 1 з.п. ф-лы, 3 ил.

Изобретение относится к области демодуляции для системы передачи данных, использующей многоуровневую модуляцию. Достигаемый технический результат - создание устройства и способа получения правильного значения мягкого решения с помощью простой схемы в демодуляторе системы передачи данных, использующей 64-ную ИКМ. Устройство демодуляции 64-ной квадратурной амплитудной модуляции (КАМ) для приема входного сигнала, который содержит k-й квадратурный сигнал и k-й синфазный сигнал, содержит первый и второй генераторы мягкого решения, которые выполнены с возможностью генерации значений мягкого решения по заданным уравнениям. 3 н. и 2 з.п. ф-лы, 6 ил., 12 табл.