экспресс-анализатор

Формула изобретения

ЭКСПРЕСС-АНАЛИЗАТОР, содержащий блок постоянной памяти весовых коэффициентов, блок памяти, сумматор-вычитатель, переключатель и синхронизатор, первый и второй выходы которого подключены соответственно к входу управления записью блока памяти и к управляющему входу переключателя, отличающийся тем, что, с целью расширения области применения, в него введены пороговый блок, блок ранжирования, вычитатель постоянного значения, сумматор, блок умножения, блок постоянной памяти величины диапазона и счетчик, счетный вход которого соединен с информационным входом блока памяти и является входом анализатора, выход счетчика подключен к адресным входам блока постоянной памяти величины диапазона, выходы максимального и минимального значений которого подключены к первой группе входов сумматора-вычитателя, выходы блока памяти соединены с информационными входами переключателя, выходы которого подключены к входам блока ранжирования, выходы которого соединены с второй группой входов сумматора-вычитателя, выходы которого подключены к входам порогового блока, выходы которого соединены с входами уменьшаемого вычитателя постоянного значения, выходы которого подключены к группе входов сумматора, дополнительный вход которого соединен с выходом среднего значения блока постоянной памяти величины диапазона, а выходы - с первой группой входов блока умножения, вторая группа входов которого подключена к выходам блока постоянной памяти весовых коэффициентов, входы блока умножения являются выходами анализатора.

Описание изобретения к патенту

Изобретение относится к вычислительной технике и может быть использовано в виде дополнительного блока в многоцелевой вычислительной машине для оперативного контроля параметров радиотехнических систем.

Известно устройство для оперативного контроля и анализа случайных процессов [1], содержащее группу накопительных счетчиков, генератор эталонных частот, блок пересчета, регистр сдвига, коммутатор.

Наиболее близким по технической сущности к изобретению является устройство [2] , реализующее интегральные преобразования и решающее интегральные уравнения, содержащее преобразователь, блок памяти весовых коэффициентов, блок памяти выборок входного сигнала, арифметический блок, блок управления и два блока аналого-цифрового преобразования.

Недостатком указанного устройства являются узкие функциональные возможности, не позволяющие применять специальные методы статистической обработки при малом объеме экспериментальных данных, а именно метод прямоугольных вкладов.

Задачей, на решение которой направлено изобретение, является расширение области применения, в частности обеспечение возможности статистической обработки малого числа экспериментальных данных методом прямоугольных вкладов.

Решение поставленной задачи обеспечивается тем, что экспресс-анализатор содержит пороговый блок, блок ранжирования, вычитатель постоянного значения, сумматор, блок умножения, блок постоянной памяти величины диапазона, счетчик, счетный вход которого соединен с информационным входом блока памяти и является входом анализатора, а выход подключен к адресным входам блока постоянной памяти величины диапазона, выходы максимального и минимального значений которого подключены к первой группе входов сумматора-вычитателя, при этом выходы блока памяти соединены с информационными входами переключателя, выходы которого подключены к входам блока ранжирования, выходы которого соединены с второй группой входов сумматора-вычитателя, выходы которого подключены к входам порогового блока, выходы которого соединены с входами вычитателя постоянного значения, выходы которого подключены к группе входов сумматора, дополнительный вход которого соединен с выходом среднего значения блока постоянной памяти величины диапазона, а выходы соединены с первой группой входов блока умножения, вторая группа входов которого подключена к выходам блока постоянной памяти весовых коэффициентов, выходы блока умножения являются выходами анализатора.

В отличие от прототипа, предназначенного для реализации интегральных преобразований и решения интегральных уравнений, имеющих базисные ядра, зависящие от произведения (частного) аргумента, заявляемое устройство позволяет определить закон распределения неклассическим методом прямоугольных вкладов.

На чертеже приведена структурная схема экспресс-анализатора.

Экспресс-анализатор содержит счетчик 1, блок 2 постоянной памяти величины диапазона, блок 3 постоянной памяти весовых коэффициентов, блок 4 памяти, информационный вход которого является входом анализатора, переключатель 5, блок 6 ранжирования, арифметический блок 7, пороговый блок 8, вычитатель 9 постоянного значения, сумматор 10, блок 11 умножения, синхронизатор 12.

Экспресс-анализатор работает следующим образом.

На его вход подается исследуемая выборка. При этом счетчик 1 фиксирует объем выборки, а с информационного входа в блок 4 памяти заносятся значения исследуемой выборки. При этом начинает работать синхронизатор 12, в результате чего значения исследуемой выборки, поступающие на информационный вход, заносятся в блок 4 памяти. После того, как последнее значение выборки записано в блоке памяти, с выхода синхронизатора поступает сигнал на управляющий вход переключателя 5, с выхода которого считанные из блока 4 памяти данные поступают в блок 6 ранжирования данных, который размещает считанные данные в ячейках памяти блока 6 в виде вариационного ряда. Минимальное и максимальное значения этого ряда подаются в блок 2 постоянной памяти величины диапазона, к адресным входам которого подключен выход счетчика 1. Таким образом, на выходе блока 2 формируется величина выбранной ширины вклада d= (b-a)/n, где а и b - числа, определяющие интервал возможных значений; n - объем выборки.

Блок 6 ранжирования состоит из n-1 групп ячеек памяти объемом n и n-2 групп схем выделения минимума при попарном сравнении записанных данных и работает следующим образом.

Данные, записанные в первую группу ячеек памяти, с первого и второго выходов попарно поступают на блок сравнения. Минимальное из двух сравниваемых значений с первого выхода первой схемы группы схем выделения минимума записывается в ячейку памяти второй группы, а максимальное значение с второго выхода первой схемы группы схем выделения минимума поступает на первый вход второго блока сравнения, второй вход которой подключен к третьему выходу первой группы ячеек памяти. Вновь происходит выделение минимального значения, которое записывается во вторую ячейку памяти второй группы, а максимальное значение с второго выхода второй схемы группы схем выделения минимума поступает на первый вход третьего блока сравнения. И так далее до получения упорядоченной записи данных в (n-1)-й группе ячеек памяти.